深圳招聘

Responsibilities

1.    Design high performance and high-quality ASIC modules from specification to RTL implementation

2.    Lead team and responsible for module level spec creation, RTL coding, Lint/CDC check, synthesis, formal check, and timing closure.

3.    Co-work with Modeling Team to delivery architecture spec

4.    Co-work with Verification team/SW team to validate the chip design.

5.    Participate in lab bring up and validation, debug and support

Skill requirement

1.      10+ years of experience in Networking ASIC digital design or architecture.

2.      Hands-on experience on Verilog HDL coding, able to implement IP/Modules from scratch.

3.      Experience on Team management or leadership.

4.      Experience on Ethernet Networking Protocols, such as IPv4/IPv6, VXLAN Tunnel.

5.      Familiar with Forwarding/Learning concepts and implementation.

6.      Knowledge of System Verilog and UVM verification is a plus

7.      Good at Unix/Perl/Python scripting is a plus.

8.      Highly motivated, positive, detail oriented and responsible.

9.      Good team player and good communication skills.

Site: SH、NJ、HZ、CD

杭州云合智网技术有限公司致力于全球领先的以太网交换核心芯片和云原生软件解决方案的研发和推广。云合以低延迟和高速为基础原则，帮助超级互联网企业，大型行业企业和运营商打造下一代新型网络和数据中心，首发产品将拥有高密度、大容量、支持固定配置和模块化交换机等特性。
公司核心团队毕业于清华、北大等国内知名高校，拥有丰富的有海外留学和工作经验，研发团队成员均有在网络和半导体行业超过20年产品设计、研发等经验;营销团队成员在世界500强企业曾任高级管理职务，具有成功的创业经验。公司团队对中国市场需求有深入了解，拥有丰富的客户资源。
公司提供：
1、 完善的薪资绩效体系：具有竞争力的薪酬 + 公司期权；
2、 正规的社会保障体系：全额缴纳五险一金 + 员工补充医疗保险、子女医疗保险；
3、 灵活的个人发展通路：快速晋升 + 多项发展；
4、 人性化的考勤体系：弹性工作制 + 超长法定年假；
5、 多样化的员工关怀：节假日弹性化的福利+形式多样的团建活动；
6、 办公环境舒适、公司氛围自由，紧邻地铁口，交通便利。
我们可以为你提供优厚的薪资、足够大发展的空间和可行的梦想，我们有专业完善的职业发展体系。