深圳招聘

岗位职责

1. 依据项目要求参与制定数字电路设计规划

2. 用Verilog HDL 实习模块化数字电路

3. 编写仿真测试向量，进行RTL、Pre、Post仿真验证（FPGA），达成工程指标要求（包含设计规格要求覆盖率、可测性等）

4. 对模块化进行综合、形式化验证、时序功耗分析等

5. 协同项目其他成员完成芯片级、系统级仿真验证，达成芯片成功流片指标（包括后短流程的约束和检查）

6. 协助系统人员完成芯片的调试，直至生产，及部分客户支持工作

职位要求

1. 微电子、计算机相关专业，本科以上学历

2. 有3年以上设计开发经验

3. 熟悉verilog设计语言，精通数字IC设计、测试流程

4. 熟练使用Design compiler、Lec(FM)、PT、nlint、verdi、vcs等相关EDA软件

5. 良好的职业素养和团队协作能力、沟通、学习能力强

微信分享