合肥招聘

职位描述：

1、 负责物理设计实施工作，包括楼层规划、电网设计、地点和路线、时钟树合成、定时关闭、电源/信号完整性签收，物理验证（DRC/LVS/天线）、EM/IR关闭、DFM关闭。

2、 候选人将有机会从事具有挑战性的设计工作，涉及低功耗和高速设计。

3、 职责包括参与或领导下一代PHY IP物理设计、方法和流程开发。

4、 具备良好的团队管理和指导能力。

薪酬福利待遇：

1、 双休，五险一金、补充医疗保险（含配偶及子女）、法定年休假+福利年假、节日福利等；

2、 ***，一经录用，待遇从优。

任职资格：

1、本科需具备10年以上微电子、电子工程应用经验，研究生需具备7年以上微电子、电子工程应用工作经验；

2、过往工作经历中曾以个人贡献者的身份成功完成了6个以上的设计项目；

3、熟悉ASIC设计流程、分层物理设计策略和方法，了解深亚微米技术问题；

4、具备扎实的低功耗设计、STA、EMIR/SI分析、物理验证和DFM知识。

5、成功记录复杂的高级节点项目；

6、须具备较强的沟通表达能力；

7、有上进心并且能够管理PD团队。

Position Description:

1、Work on physical design implementation, including floor planning, power grid design, place and route, clock tree synthesis, timing closure, power/signal integrity signoff, physical verification (DRC/LVS/Antenna), EM/IR signoff, DFM Closure.

2、The candidate will have the opportunity to work on many varieties of challenging designs, i.e. low power and high speed design.

3、The responsibility includes participating in or leading next generation PHY IP physical design, methodology and flow development.

4、Have good skill on team management and coaching the PD team.

Position Requirement:

1、Must have BS degree with 10+ years of applicable experience, MS degree with 7+ years of applicable experience in microelectronics, electrical engineering.

2、Have demonstrated successful completion of 6+ design projects as an individual contributor.

3、Experienced with ASIC design flow, hierarchical physical design strategies, and methodologies and understand deep sub-micron technology issues.

4、Solid knowledge on low power design, STA, EMIR/SI analysis, physical verification and DFM.

5、Successful track records on tape out complex advanced node projects.

6、Essential that the candidate demonstrates strong communication skill.

7、Self motivated and able to manage a PD team.

芯思原微电子有限公司成立于2018年9月，坐落在安徽省合肥市高新技术产业园区。芯思原微电子有限公司由芯原微电子（上海）有限公司和美国新思科技等4家公司共同投资设立。
公司致力于先进高速及核心IP的研发，旨在为客户特别是中国本土客户提供性能优、风险低、易于整合验证及可靠性高的半导体集成电路知识产权核，助力客户开发及时满足市场需求的复杂芯片产品。