ASIC数字前端设计工程师
北京中科智源育成信息技术有限公司
- 公司规模:50-150人
- 公司性质:民营公司
- 公司行业:计算机软件
职位信息
- 发布日期:2015-03-12
- 工作地点:北京-海淀区
- 招聘人数:2
- 学历要求:硕士
- 职位月薪:面议
- 职位类别:硬件工程师
职位描述
岗位职责:
参与国家、科学院以及横向的重大科研项目,从事下一代数据中心SoC核心芯片相关的设计研发工作。
岗位要求:
1. 计算机、电子及通信等相关专业,硕士及以上学历;
2. 熟悉Linux/Unix开发环境,并了解计算机体系结构和微体系结构原理及实现;
3. 具有扎实的数字电路理论基础,具有数字集成电路设计经验,了解数字集成电路的设计流程及主流工具,并满足以下要求中的任意一条:
a) 有数字前端设计经验,熟练使用Verilog或VHDL语言;熟悉仿真工具如NC-Verilog,ModelSim,VCS等; 熟悉逻辑综合的流程及工具如Design Compiler,熟悉逻辑综合的TCL、PERL等脚本语言及时序约束的设置方法;
b) 有丰富的完整芯片静态时序(STA)分析经验,能够熟练编写、使用STA脚本并对完整芯片进行时序进行分析,熟悉相应的Synopsys或Cadence EDA工具;
d) 熟悉Xilinx ISE,ModelSim,Quartus II等FPGA开发工具,熟练掌握示波器、逻辑分析仪等硬件调试工具,有实际FPGA系统开发经验者优先;
4. 有处理器、桥片、片上总线、存储器接口、PCIe协议或其他协议高速串行互连的设计等实际项目开发经验者优先;
5. 具有独立分析问题,解决问题的能力,良好的团队合作精神、沟通协作能力和敬业精神。
参与国家、科学院以及横向的重大科研项目,从事下一代数据中心SoC核心芯片相关的设计研发工作。
岗位要求:
1. 计算机、电子及通信等相关专业,硕士及以上学历;
2. 熟悉Linux/Unix开发环境,并了解计算机体系结构和微体系结构原理及实现;
3. 具有扎实的数字电路理论基础,具有数字集成电路设计经验,了解数字集成电路的设计流程及主流工具,并满足以下要求中的任意一条:
a) 有数字前端设计经验,熟练使用Verilog或VHDL语言;熟悉仿真工具如NC-Verilog,ModelSim,VCS等; 熟悉逻辑综合的流程及工具如Design Compiler,熟悉逻辑综合的TCL、PERL等脚本语言及时序约束的设置方法;
b) 有丰富的完整芯片静态时序(STA)分析经验,能够熟练编写、使用STA脚本并对完整芯片进行时序进行分析,熟悉相应的Synopsys或Cadence EDA工具;
d) 熟悉Xilinx ISE,ModelSim,Quartus II等FPGA开发工具,熟练掌握示波器、逻辑分析仪等硬件调试工具,有实际FPGA系统开发经验者优先;
4. 有处理器、桥片、片上总线、存储器接口、PCIe协议或其他协议高速串行互连的设计等实际项目开发经验者优先;
5. 具有独立分析问题,解决问题的能力,良好的团队合作精神、沟通协作能力和敬业精神。
公司介绍
北京中科智源育成信息技术有限公司(简称“中科智源”)于2010年3月由中国科学院计算技术研究所全资设立。中科智源以“大计算所”战略打造的计算机技术产业和人才的源头为发展目标,与其他计算所下属公司一起承担着计算所三头(“龙头、源头和领头雁”)发展战略的下游产业链条的任务。自中科智源成立以来,为中科院计算所,中科院信工所、及其他研究机构、高校、公司等不同领域的客户提供相应的服务。
公司现有技术研发部、测试服务部以及EDA服务部,可承接计算机系统、网络技术、大数据处理、物联网和传感器网络等方面项目的技术研发和测试工作及EDA服务工作。
公司现有技术研发部、测试服务部以及EDA服务部,可承接计算机系统、网络技术、大数据处理、物联网和传感器网络等方面项目的技术研发和测试工作及EDA服务工作。
联系方式
- 公司地址:地址:span北京市海淀区科学院南路6号