北京招聘

岗位职责:

DDR PHY团队目前正在寻找电路设计工程师，他们将直接参与架构设计以及针对最新LPDDR标准的高速数据/时钟路径的系统级分析。 设计目标包括高速Rx / Tx和低功耗电路设计，以提供一流的性能，功率和面积（PPA）解决方案。
工作职责
1.用于4.2gbps的LPDDR / 4x和6.4gbps的LPDDR5的高速Rx / Tx，时钟和低功耗电路的体系结构和设计。
2.端到端系统时序预算，***PPA的权衡和良率设计。
3.详尽的硅前设计验证流程，通道优化，功率传输和信号完整性。

任职资格:

1. 5年以上***节点中高速DDR PHY的电路设计经验。 高速Rx / Tx设计技术（如CLTE，DFE，预加重等）和时钟电路。
具有高速片外DDR DRAM接口（LPDDR4 / 4x和LPDDR5）的系统级分析经验。
深入了解封装和功率输出。
具有最新工艺技术节点的经验。
具有自定义原理图捕获，布局和SPICE分析的经验。
对DDR PHY有良好的理解或架构，系统和集成方面。
接触DDR4，LPDDR，GDDR6和宽内存系统。
对DDR系统的良率和生产挑战的设计有很好的了解。
充分了解JEDEC DDR规格和时序参数。
擅长工具: Cadence virtuoso, Spectre, AMS。使用Synopsys的Hspice类似工具。使用Verilog优先。

电子科技、网络科技、信息科技领域内的技术开发、技术转让、技术咨询、技术服务，电子产品、通信产品、半导体的设计、开发、销售，从事货物与技术的进出口业务，计算机软件的设计、开发、制作、销售，芯片、半导体元器件、仪器仪表、通讯产品的销售。