北京招聘

We have multiple directions for ASIC Engineer development, including IP design/verif, SOC design/verif, ASIC Physical Design, DFT Design, FPGA/Emu, etc.  We share them in a single JD 

Responsibilities:  

Micro architecture design. 

RTL (Verilog) coding. 

Design implementation using Synopsys/Cadence tools. 

Simulation and debug. (IP/SOC/FPGA/EMU design/verif direction) 

Writing tests to verify design functionality and performance. (IP/SOC/FPGA/EMU Design/Verif direction) 

Synthesis/RTL or netlist quality check/Formal Verification (PD Direction) 

Chip partitioning, timing constraint development, co-work with PR on floorplan and achieve timing closure for both partition and full chip level (PD Direction) 

Special mode constraint development and timing closure, such as io, test, clock, async etc. (PD Direction) 

responsible for DFT verification environment setup, own DFT verification and bringup tasks for Clocks, Boundary Scan, Analog and MBIST, Scan, etc. (DFT Direction) 

FPGA/EMU synthesis, partitioning and emulating using Synopsys/Cadence etc. tools (FPGA/ EMU direction) 

FPGA/EMU ‘s infrastructure flow implementation (FPGA/ EMU direction) 

Methodology in any of above areas. 

What we need to see: 

MS degree from EE/CS or related majors from a prestigious university. 

Good knowledge in digital circuit design. 

Experience in using Verilog HDL. 

Experience in various of ASIC EDA tools. 

Fluent in English reading and writing. 

Self-motivated, good team player. 

Ways to stand out from the crowd: 

Proven ability to work independently as well as in a multi-disciplinary group environment 

Good command of C/C++ programming language. 

Mastery in one of the below areas 

Video codec. 

Encryption/Decryption. 

Processor architecture. 

Signal/image processing. 

Pattern recognition/machine learning. 

Data science. 

System on Chip. 

Memory interface. 

Understand ASIC design flow, hands-on experience in using industrial standard EDA tools is a plus. 

Basic DFT knowledge including Boundary Scan, 1500, MBIST, Scan, ATPG is a plus 

Hand-on experience in EDA software from Synopsys (DC/PT/Formality), Cadence (RC compiler/LEC) is a plus 

Proficient user of script language like Perl, Python or TCL is plus 

Experienced in FPGA/EMU related implementation is a plus 

Experienced in Linux PCIE driver or other SW works is a plus 

Experienced in SystemC or UVM or SV or SCE-MI or other standards is a plus 

- NVIDIA发明了GPU
1999 年，NVIDIA 发明了 GPU，这极大地推动了 PC 游戏市场的发展，重新定义了现代计算机图形技术，并彻底改变了并行计算。超级近，GPU 深度学习为现代人工智能 (AI) 这个新的计算时代带来了新动力 - GPU 在能够感知和理解世界的计算机、机器人和自动驾驶汽车中发挥着大脑的作用。如今，NVIDIA 的 “AI 计算公司” 名头越来越为人所知。

- 超强计算性能
我们开创性地开发出一种超强计算形式，深受全世界对计算机有超高要求的用户的青睐，包括科学家、设计师、艺术家和游戏玩家。对于他们而言，我们的创造几可媲美时间机器。

- GPU 计算时代已然来临
摩尔定律的正确性保持了 30 年，因为当时微处理器的性能每年会提升 50%。但是，半导体物理学的限制意味着如今 CPU 性能每年只能提升 10%。NVIDIA GPU 计算已为行业开启崭新的道路，到 2025 年，计算性能将提升至现有水平的 1000 倍。

- NVIDIA 定义了现代计算机图形
我们于 1999 年研发的 GPU 将实时可编程着色技术变为现实，为艺术家提供了无限的调色板，供其挥洒创意。之后，我们一直引领着视觉计算领域的发展。

- GEFORCE - 世界***大游戏平台
计算机游戏业的产值高达 1000 亿美元，已成为世界***娱乐产业，而 NVIDIA GeForce 是该产业的***平台。GeForce？ GTX GPU 和 GeForce Experience？ 应用程序可将日常 PC 转变成强大的游戏机。我们的 GameWorks？ 软件允许开发者制作出更为逼真和引人入胜的游戏。

- 助力世界上运行速度最快的超级计算机
GPU 计算已成为高性能计算和数据中心的发展方向。NVIDIA 助力世界上运行速度最快的超级计算机，并为欧洲和日本最先进的系统提供支持。

- AI 时代
三种融合的力量带来了 AI 时代：海量的可用数据、深度学习算法的发明和 GPU 计算的高性能。新型互联网服务（如 Google Assistant）已学会了语音对话。自动驾驶汽车利用深度学习识别其占据的空间和需要避开的障碍物。就医疗保健领域而言，以数百万医学影像训练的神经网络可在 MRI 影像中捕捉到病因的蛛丝马迹，而人类目前只能凭借侵入性活检才能识别病因。

- 激励着我们回报社会
NVIDIA 全球员工总数接近 12000 名，其中硅谷员工约有 5000 名，他们均怀有强烈的企业责任感。2017 年，我们的慈善捐赠总额已超过 600 万美元。


“2017 年度商业人物” -《财富》

“全球*** CEO” -《哈佛商业评论》

“全球*** CEO” -《巴伦周刊》

“全球最聪明的 50 家公司” -《麻省理工科技评论》

“最具创新力公司” -《快公司》

“受雇员评价***的 CEO” - Glassdoor